AMD adota nova interconexão para ganho em eficiência e latência nos processadores Zen 6

A AMD planeja uma grande mudança na tecnologia de interconexão die-to-die (D2D) para seus próximos processadores Zen 6 CPUs. Uma prévia dessa nova abordagem já foi observada nas APUs Strix Halo, indicando melhorias notáveis na eficiência energética e na redução da latência. Esta alteração representa um avanço significativo na comunicação interna dos chips, que busca otimizar o desempenho geral dos componentes.

A novidade promete impactar diretamente a forma como diferentes partes do processador, como os núcleos e a memória, interagem entre si, oferecendo uma experiência mais fluida e rápida para os usuários. A evolução tecnológica visa atender às crescentes demandas por desempenho em diversas aplicações, desde jogos até tarefas que envolvem inteligência artificial.

Melhorias de Energia e Latência nos Processadores AMD Zen 6 CPUs

Antes de mergulharmos nos detalhes, é importante reconhecer o trabalho do canal High Yield, que foi crucial para descobrir essa mudança na interconexão D2D com as APUs Strix Halo. A AMD, até então, contava com os avanços no processo de fabricação e redesenho de chiplets para aumentar a performance, mas a tecnologia de interconexão D2D permaneceu a mesma desde os processadores Zen 2. Agora, isso está prestes a mudar.

Para quem busca novidades em processadores, empresas como a Intel também estão com lançamentos importantes. A Intel, por exemplo, prepara o lançamento dos processadores móveis Panther Lake com tecnologia 18A. Com a chegada da Strix Halo, vemos a “DNA Zen 6” sendo aplicada, sinalizando o que está por vir para os futuros processadores.

O método atual para a comunicação entre os dies (partes do chip) utiliza os SERDES PHYs, localizados nas bordas dos dies CCD. Estes permitem que as linhas seriais de alta velocidade se comuniquem através do substrato orgânico para um die I/O/SoC. O SERDES (serializer/deserializer) é usado principalmente para converter o tráfego paralelo vindo dos CCDs individuais em fluxos de bits seriais e transmiti-los pelo encapsulamento.

Isso acontece porque não é viável usar centenas de fios de cobre entre os dies em um substrato convencional. No entanto, essa abordagem tem suas desvantagens. O processo de serialização e deserialização exige energia para recuperação de clock, equalização e codificação/decodificação, o que adiciona um consumo extra. Para quem procura aprimorar o hardware do PC, as placas-mãe AM5 preparadas para AMD Ryzen podem ser uma boa pedida.

Entendendo a Nova Interconexão D2D da AMD

A ineficiência do SERDES também gera latência na comunicação D2D. A conversão dos fluxos de dados em ambas as pontas do processo adiciona um atraso que pode ser perceptível em cargas de trabalho intensas. Essa latência se torna um problema cada vez maior, especialmente com a integração de unidades de processamento neural (NPUs) e outras tecnologias avançadas.

As empresas como a AMD agora precisam de uma largura de banda estável e de baixa sobrecarga para a memória e os CCDs. A boa notícia é que, com a Strix Halo, a AMD redesenhou a forma como os dies Zen 6 podem se comunicar. Isso é possível graças ao InFO-oS (Integrated Fan-Out on Substrate) da TSMC, combinado com uma camada de redistribuição, ou RDL.

Essa nova abordagem funciona eliminando a necessidade de converter fluxos de dados. A AMD, com a Strix Halo, instalou vários fios paralelos curtos e finos entre os dies, que ficam no interposer, abaixo dos dies, feitos de RDL. Através do InFO-oS, esses fios são dispostos entre os dies de silício e o substrato orgânico. Essa mudança permite que o sistema de comunicação do processador interaja por meio de portas paralelas mais amplas, um grande avanço no desempenho para laptops.

A descoberta dessa nova abordagem foi feita ao observar um campo retangular de pequenas almofadas na Strix Halo, uma representação clássica de uma implementação fan-out, e a remoção do grande bloco SERDES. Com a integração de NPUs e novas arquiteturas, a busca por chips mais eficientes é constante. A Snapdragon 8 Elite Gen 5, por exemplo, é outro exemplo de como a tecnologia está evoluindo para atender essas demandas.

Com essa nova tecnologia, a redução nos requisitos de energia e latência é notável, já que não há mais o processo de serialização e deserialização. Além disso, a largura de banda geral pode ser aumentada com a adição de mais portas na estrutura da CPU. Essas melhorias são cruciais para o desenvolvimento de processadores de alto desempenho e eficiência.

No entanto, a abordagem fan-out traz algumas complexidades de design, especialmente com as múltiplas camadas da RDL. As prioridades de roteamento também precisam ser ajustadas, pois o espaço abaixo do die fica mais ocupado com a fiação fan-out. Ainda assim, o impacto na eficiência energética é significativo, com resultados que podem ser comparados a um teste de consumo de bateria de um aparelho que consome muito menos energia.

É empolgante ver o que a AMD trouxe com a Strix Halo em termos de interconexão D2D. Essa abordagem deve continuar nos futuros processadores Zen 6 CPUs. As descobertas de High Yield continuam a trazer informações importantes para o setor. Este tipo de evolução tecnológica é crucial para o avanço da computação, prometendo chips mais rápidos e eficientes para todas as aplicações.

Este conteúdo foi auxiliado por Inteligência Artificial, mas escrito e revisado por um humano.